Forschungsbericht · überarbeitet am 09. November 2026
Die Hypothese betrifft den Kontextwechsel
Die Referenz besitzt vier HardFloat-Lanes für BF16-Produkte mit fortlaufender FP32-FMA. Jede Lane hält ihre aktive Summe bereits in einem Register. Nur bei einem Wechsel wird ein anderer Kontext aus dem SRAM geladen oder dorthin zurückgeschrieben. Der Kandidat hält vier Summenkontexte je Lane direkt in Registern und wählt den angeforderten Kontext vor der Rechnung aus.
Die Akkumulatorregister wachsen dadurch von 128 auf 512 Bit. Die 80 Ausnahmeflag-Bits bleiben gleich. Eingabekommandos, Operanden, Hostanschlüsse und die 8-KiB-SRAM mit 64-Bit-1RW-Anschluss sind identisch. Der Versuch prüft somit den Preis einer zusätzlichen lokalen Kontextauswahl. Er vergleicht nicht Registerakkumulation mit einem künstlichen SRAM-Zugriff nach jeder FMA.
Numerik, Arbeitsmenge und primäre Entscheidung
Der Hauptfall umfasst K = 128, vier Kontexte und Blöcke mit 64 Summenschritten. Beide Varianten führen 2.048 Lane-FMAs aus. Ein Gegenfall verwendet nur einen Kontext. Weitere Tests enthalten kürzere Blöcke, K = 131 mit Rückstau, vier reale Gate-Gewichtszeilen mit K = 5.120 sowie gerichtete Sonderwerte. Die Reihenfolge über K bleibt erhalten. Eine Split-K-Umordnung oder reduzierte Präzision wird nicht verwendet.
Sechs RTL-Fälle mit 88.704 FMAs je Variante bestehen eine unabhängige Integer-Floating-Point-Referenz einschließlich Ausgabebits, Ausnahmeflags und Zugriffszähler. Zwei Fälle werden zusätzlich auf den gemappten Netzlisten geprüft. Die Leistungsentscheidung bleibt am vorher festgelegten Hauptfall orientiert. Ein besonders günstiger Fall mit häufigen Kontextwechseln ersetzt ihn nicht nachträglich.
Vom RTL zu vergleichbaren Layouts
Beide Schaltungen werden in IHP SG13G2 mit identischem 1.600 × 1.200 µm großen Floorplan und derselben Flussversion platziert und verdrahtet. Die Randbedingungen sind TT, 1,20 V, 25 °C und 50 ns Zieltakt. Detaillierte Verdrahtung meldet keine DRC- oder Antennenverletzungen. Extrahierte Setup- und Hold-Prüfungen bestehen. Funktionale Parasitiken und Versorgung sind erfasst, unverbundene Taktbaum-Dummy-Ausgänge einzeln dokumentiert.
Die Die-Fläche von 1,92 mm² ist für beide gleich und bewusst großzügig gewählt. Sie ist nicht mit der aktiven Zellfläche gleichzusetzen. Der Vergleich verwendet einen gemeinsamen Flächenoptimierungsmodus. Er beweist daher weder eine minimale Fertigungsfläche noch die Unvermeidlichkeit des Befunds für jede denkbare Vier-Kontext-Implementierung.
Weniger Takte können trotzdem länger dauern
| Größe im Hauptfall | Ein Kontext | Vier Kontexte |
|---|---|---|
| Arbeitstakte | 572 | 520 |
| Aktive Instanzfläche | 490.120 µm² | 533.624 µm² |
| Standardzellfläche | 226.174 µm² | 269.678 µm² |
| STA-Minimalperiode | 17,33 ns | 20,15 ns |
| Takte × eigene STA-Grenze | 9,913 µs | 10,478 µs |
Vier Kontexte vermeiden im Hauptfall je 16 SRAM-Lese- und Schreiboperationen. Am gemeinsamen Takt sinkt die Zeit um 9,09 %. Die aktive Instanzfläche steigt um 8,88 %, die Standardzellfläche um 19,23 %. Vor allem verlängert sich der kritische Pfad. Er startet beim Kandidaten am Kontextauswahlsignal und endet im Summenregister. Auswahl, Fanout und FMA liegen auf derselben zeitbestimmenden Strecke.
Mit den jeweiligen gerundeten STA-Minimalperioden gerechnet wird der Kandidat dadurch 5,70 % langsamer. Diese Grenzrechnung ist keine dynamische Ausführung bei maximaler Frequenz. Im Block16-Fall spart die Variante dagegen 27,37 % Takte und 15,56 % rechnerische STA-Grenzzeit. Der Nutzen hängt somit vom Verhältnis zwischen Kontextwechseln und Rechenarbeit ab.
Verzögerungsabhängige Aktivität statt Zugriffszähler allein
Die Energieauswertung verwendet gemappte Netzlisten mit bedingten Zell- und extrahierten Leitungsverzögerungen. CVC führt die Aktivitätsfälle aus, OpenSTA liefert die Leistungsmodelle. Neun positive und absichtlich fehlschlagende Kontrollen prüfen die Simulatorpfade. Dokumentierte Kompatibilitätsadapter erhalten die numerischen Propagationsverzögerungen. Statische Timingprüfungen verwenden die Originaldaten, dynamische Setup- und Hold-Notifier sind nicht vollständig qualifiziert.
Bei 50 ns benötigt die Referenz im Hauptfall 276,169 nJ und der Kandidat 303,155 nJ. Das sind 9,77 % mehr modellierte Energie trotz weniger Takte. Im Einzelkontext steigt sie von 65,711 auf 73,875 nJ, entsprechend 12,42 %. Gezählt werden Standardzellen, Registerauswahl, Taktverteilung, SRAM, Leckstrom und extrahierte Leitungen. Frühere Werte ohne Verzögerungen bleiben getrennte Zwischenstände und werden nicht mit diesen Ergebnissen vermischt.
Die Ursache wird zur nächsten überprüfbaren Hypothese
Die direkte Vierfachauswahl besteht die kombinierte Zeit- und Energiehürde für den Hauptfall nicht. Der Befund ist konstruktiv: SRAM-Transaktionen verschwinden, während reale Auswahlhardware und Schaltaktivität hinzukommen. Der nächste Vergleich hält deshalb die aktive Summe fest am FMA und wählt weitere Kontexte nur beim Blockwechsel. Dessen Ergebnisse sind im separaten Bericht zum aktiven Kontext beschrieben.
Der vorliegende Versuch betrifft den kleinen Rechen- und Kontextblock. Externe Gewichte, Operandenquellen, übrige Modelloperationen, Spannungswandler und Kühlung fehlen in der Energiegrenze. Die Modelle ersetzen keinen industriellen Mehr-Ecken-Signoff oder eine Messung am gefertigten Chip. Sie reichen jedoch aus, diese konkrete Implementierung unter den angegebenen Bedingungen fachlich begründet nicht als bevorzugtes großes Array weiterzuentwickeln.
Konsequenz für den nächsten Entwurf
Diese direkte Auswahlvariante nicht vergrößern. Der abgeschlossene Folgetest „Aktiver Kontext“ verbessert das Timing, verfehlt aber ebenfalls das kombinierte Energieziel.